PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-216321

(43) Date of publication of application: 05.08.1994

(51)Int.CI.

H01L 27/06 H01L 27/04 H01L 29/784 H03K 17/08 H03K 19/003

(21)Application number: 04-273713

(71)Applicant: SGS THOMSON

MICROELETTRONICA SPA

(22)Date of filing:

17.09.1992

(72)Inventor: PELLEGRINI FRANCO

MORELLI MARCO **CANCLINI ATHOS**

(30)Priority

Priority number: 91VA 30

Priority date: 19.09.1991


Priority country: IT

(54) ELECTROSTATIC DISCHARGE PROTECTIVE DEVICE WITH LESS CURRENT LEAKAGE

(57)Abstract:

PURPOSE: To provide a circuitry, wherein the amplification effect of a parasitic transistor specific to leakage current specific to a specific ESD protective structure is virtually zeroed, unlike conventional protective structure of integrated circuits, wherein damages to pins or the like due to voltage spike cannot be fully avoided and leakage current may exceed allowable ranges.

CONSTITUTION: A protective structure containing a pair of discharge elements, for example, Zener diodes, Z1 and Z2, facing opposite to each other, series-connected between a pin and ground and a bias element D1 connected between the interconnecting nodes between the discharge elements and a supply voltage node Vx, is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-216321

(43)公開日 平成6年(1994)8月5日


(51)Int.Cl. ⁵ H 0 1 L 27/06 27/04 29/784	識別記号	庁内整理番号	FΙ	技術表示箇所
		8427—4M		
	•	9170-4M 9054-4M 審査請求		27/06 311 B 29/78 301 K 類の数8 FD (全 5 頁) 最終頁に続く
(21)出願番号	特顯平4-273713		(71)出願人	591011409 エッセヂエッセートムソン マイクロエレ
(22)出願日	平成4年(1992)9月	17日		クトロニクスエッセ・エッレ・エッレ SGS-THOMSON MICROEL
(31)優先権主張番号	VA/91/A/0	0 3 0		ECTRONICS SOCIETA A
(32)優先日	1991年9月19日			RESPONSABILITA LIM
(33)優先権主張国	イタリア (IT)			ITATA
	•		İ	イタリア国 アグラーテ・プリアンツァ
				20041 ピィア・チ・オリベッティ 2
2000 - 1000	property of the second	. •	(72)発明者	フランコ・ペレグリーニ
				イタリア国 コルシコ 20094 ヴィア・
				ガリレイ31
			(74)代理人	弁理士 森 浩之
				最終頁に続く

(54) 【発明の名称】 電流漏洩の少ない静電的放電保護デバイス

(57) 【要約】

【目的】 従来の集積回路の保護構造では、電圧スパイクによるピン等の損傷を十分回避できず、漏洩電流が許容範囲を超えてしまうことがある。本発明は、特定のESD保護構造の固有の漏洩電流に対して固有のパラシチックなトランジスタの増幅効果を実質的に零にする回路配置を提供することを目的とする。

【構成】 ピンとグラウンド間に直列接続された互いに対向する 1 対の放電素子例えばツェナーダイオード(2 1 及び 2 2 と該放電素子間の相互接続ノードとサプライ電圧ノード V_x 間に接続されたバイアス素子D 1 を含む保護構造。



١

【特許請求の範囲】

【請求項1】 ピンとグラウンド間に直列接続された互いに対向する1対の放電素子、及び放電素子間の相互接続ノードとサプライ電圧ノード間に接続されたバイアス素子を含んで成り、

サプライ電圧が通常の動作条件下でピンにより到達する 最大設計電圧より大きく前記パイアス素子を通る電圧降 下により増加することを特徴とする静電的放電により損 傷されることのある集積回路のピンに接続された集積素 子を保護するための集積構造。 10

【請求項2】 各放電素子がツェナーダイオードを含む 請求項1に記載の集積構造。

【請求項3】 各放電素子が、そのベース領域及びエミッタ領域間に抵抗接続を有する横型NPN構造を含む請求項1に記載の集積構造。

【請求項4】 前記バイアス素子がダイオードを含む請求項1に記載の集積構造。

【請求項5】 前記バイアス素子がツェナーダイオードを含む請求項1に記載の集積構造。

【請求項6】 前記パイアス素子がそのベース領域及び 20 エミッタ領域間に抵抗接続を有する横型NPN構造を含 む請求項1に記載の集積構造。

【請求項7】 サプライ電圧(Vx)が、 ... Vbzl > | Vin(-) | + (Vx - Vfd)

を満足し、ここで V_{dz1} が、前記保護構造の前記放電素子対の前記ピンに接続された第1の放電素子を構成しかつそのベース領域及びエミッタ領域間に抵抗接続を有する第1のツェナーダイオード又は横型NPN構造を通る電圧降下であり、 V_{in} (-)は通常の動作条件下でピンの電圧が到達することがあるグラウンドに対する最大の30負の設計電圧でありかつ V_{id} は前記バイアス素子を通る電圧降下である請求項1に記載の集積構造。

【請求項8】 サプライ電圧 (V_X) が、

 $V_x - V_{fd} > V_{in}$ (+) max

を満足し、ここで V_{td} は前記バイアス素子を通る電圧降下であり、かつ V_{in} (+) $_{max}$ がピンの電圧が通常の動作条件で到達することのあるグラウンドに対する最大の正の設計電圧である請求項1 に記載の集積構造。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、静電的放電に対する集積回路の素子の保護構造に関する。

[0002]

【従来技術及びその問題点】集積回路にはしばしば該集積回路の外部ピンを損傷することのある静電的原因の電気的放電に対する保護集積構造が装着される。静電的放電(ESD)保護デバイスの動作の基本的原理は、それぞれのピンに接続されかつそれらの固有の特性のためある振幅より大きい電圧スパイクにしばしば耐えられない集積構造のブレークダウンを防止するために、集積回路 50

2

のピン上で生ずることのある電圧スパイクを、特定の製 造プロセスにより決定される確立された最大許容電圧に 制限することから成る。静電的原因の電圧スパイクの振 幅は、例えばいわゆる「人体モデル」に従って数ミリジ ュールのオーダーの最大エネルギーを伴って数KVに容 易に達することがある。これらのスパイクの上昇時間が 典型的には数ナノ秒(ns)であるという事実から保護 構造の応答時間は極度に迅速でなければならない。ES D保護を実行するために使用される集積構造は一般にツ ェナーダイオード、SCR及びベースとエミッタ間の抵 抗接続を有する横方向のNPN構造により構成されてい る。図1に示されるようにこの後者のタイプの従来の集 積構造は、そのベース領域が抵抗経路を通してそのエミ ッタ領域に接続されている横型のNPNトランジスタの コンフィギュレーションを有している。該構造は、第1 象限に負の傾斜を示す良好に限定されたゾーンを有する 電圧/電流特性を示すベース/コレクタ接合により構成 されるダイオードと考えることができる。図1の従来の 集積構造以外の等価の電気的スキームが簡略化の目的で 図2の左側及び中央に示され、あるいは図1の集積構造 は図2の右側に示すように星印を有する円中に記入され たダイオードの符号によりシンボル的に示されることが できる。従来の文献では一般的に、この従来技術の保護 構造は、ESD保護デバイスとして使用するために構成 される場合にはNPN構造がベース及びエミッタ領域間 の抵抗接続を含むという理解の下で、単に「横型NP N」として参照される。更に、当業者には容易に理解で きるように、集積回路の幾つかのピン(例えば入力ピ ン) はグラウンドに対して負の電圧(つまりグラウンド の電圧未満で)で動作できなければならず及び/又はサ プライ電圧より高い電圧で動作できなければならない。 ESD保護デバイスはこれらのピンに対しても実行さ れ、従来のこのようなデバイスが図3にシンボル的に示 されている。このような従来のデバイス中では、ESD、 保護デバイスは2個のツェナーダイオードZ1及びZ2 を利用することにより、あるいは直列に接続されベース とエミッタ間に抵抗を保護されるべき(入力)ピンと接 地された集積回路の基板との間で互いに対向する2個の 横型NPNを利用することにより実行される。このタイ プの従来技術の集積保護構造は、集積回路中で該構造を 使用不能にする本来のパラシチックなトランジスタのト リガリングに関連する幾つかの欠点を有し、例えば演算 増幅器の場合にESD保護構造の非常に少量の電流吸収 のみが確保されなければならない。図4及び5は、典型 的な接合分離構造を有しかつpータイプの半導性基板と nータイプのエピタキシャル層を含んで成る集積回路中 に実現された従来の集積保護構造を概略的に示し、ここ では種々のデバイスが p+ 分離拡散部により横方向に限 定されたnータイプのエピタキシャル層の領域中に形成

される。図4及び図5の両者中には、集積保護構造 Z2

3

に固有のPNPパラシチックトランジスタ(PNP paras.)が示されている。この場合、パラシチックトランジスタのペース電流は22ダイオードの固有の漏洩電流及び保護されるピンを通してESD保護構造により引かれる全電流に加えて2個のツェナーダイオード21及び22を実現する拡散部の漏洩電流(I leak)により構成されている。この全電流は次の関係により与えられ、ここでGは集積ESD保護構造に固有のパラシチックトランジスタの電流ゲインである。

$I_{tot} = I_{LEAKTOT} \times G$

その結果電流は集積回路の対応ピンを通して引かれ(又は注入され)、該電流はパラシチックなトランジスタにより増幅された固有の漏洩電流を示し、従って多くの用途で許容できないレベルに達することがある。パラシチックPNPトランジスタも横型NPNの集積構造中にも存在し、かつ図1にシンボル的に示した通り放電素子としてのツェナー構造の代わりに使用できるベース及びエミッタ間の抵抗接続を有している。

【発明の概要】従って本発明の一般的な目的は、容易に実現できかつ特定のESD保護構造の固有の漏洩電流に対して固有のパラシチックなトランジスタの増幅効果を実質的に零にする回路配置を提供することである。本発明の他の目的は、小さい電流漏洩が確保されなければならないときに集積回路の特定のタイプのピンとともに使用できる保護構造を提供することである。本発明のこれらの目的及び他の利点は、ESD保護構造の2個の放電素子(互いに対向しあるいはベース及びエミッタ間の抵抗接続を有し固有のパラシチックトランジスタのベース領域と一致する2個の横型NPN構造間の2個のツェナーダイオードのような)間の接続ノードと、次の条件を対して変する電圧Vxに維持された回路ノード間に接続されたバイアス素子を使用することにより達成される。

$V_x V_{fd} > V_{in} (+)_{max}$ (1)

ここでVidは前記バイアス素子を通る電圧降下であり、 Vin (+) max は回路の通常の動作の間に保護されるべ きピンが達する最大設計電圧 (グラウンドに対して正) であり、パラシチックトランジスタのペース-エミッタ 接合を逆方向にバイアスし、これにより集積された反E SD保護構造の全漏洩電流に対する増幅効果を零にす る。前記バイアス素子は順方向にバイアスされたダイオ ード、又はベースとエミッタ間に抵抗接続を有するツェ ナー接合又は横型NPN構造のような機能的に等価な構 造により構成されることができる。上述の通り図1及び 図2の3個の構造は、ベース及びエミッタ間に抵抗接続 を有する横型NPNトランジスタから成る従来のESD 保護を実行するための集積放電構造を示している。図 3、4及び5は集積回路のピンのための従来のESD保 護構造を概略的に示している。図6は、本発明の改良さ れた集積ESD保護構造の一態様を示す。図7は、特に 50 4

集積回路の2本の入力ピンに適用できる本発明の保護デバイスを装着した例えば演算増幅器のような集積回路の部分図である。図8は、本発明の一態様である反ESD保護デバイスをツェナーダイオードの代わりにベースとエミッタ間に抵抗接続を有する横型NPNトランジスタを使用することにより実現した図7に示された集積回路と類似する集積回路の部分図である。

【詳細な説明】図6に示された回路には、本発明の一態 様である反ダイオード保護集積デバイスが示され、該デ バイスはVx ポテンシャルのノードに機能的に接続され かつ集積保護構造のパラシチックなPNPトランジスタ (PNP paras.、仮想線によりシンボル的に描かれてい る)のベース-エミッタ接合を逆方向にバイアスできる 順方向にバイアスされたダイオードD1を含んで成って いる。該構造はダイオードD1と関連して使用されて固 有のパラシチックPNPトランジスタによる漏洩電流へ の増幅効果を零にする2個のツェナーダイオード21及 び22を含んでいる。このような零にする効果はバイア スダイオードD1を上述の条件(1)を満足するレベル を有する電圧Vxに接続することにより達成される。基 本的な回路の入力ピンに関連する図6に描かれた特定の 態様では、入力ピンに印加される電圧Vinがグラウンド に対して最大の負の設計値に降下したときに、集積回路 の通常の動作条件下ではツェナーダイオード22はプレ ークダウンすることが回避されなければならないため、 Vx 電圧は次の条件も満足する値を都合良く有すること ができる。

 $V_{bzl} > | V_{in} (-) | + (V_x V_{fd})$

ここでVbz! はツェナーダイオードZ1を通る電圧降下 である。これらは、ツェナーダイオードの代わりにベー スとエミッタ間に抵抗接続を有する横型NPNトランジ スタを使用した場合にも有効である。本発明の一態様で あるESD保護構造により保護されるピンを通して最終 的に吸収/注入される電流は固有のパラシチックトラン ジスタのトリガリングのため増幅効果を受けることなく 純粋に固有の漏洩電流のまま残る。集積演算増幅器のピ ンに適用されることのある反ESD保護構造が図7に概 略的に示されている。図示の適用では本発明の改良構造 により保護されるピンは2個の入力ピンIn(-)及び In (+) である。図7の例では、バイアス素子は図6 に示された回路のダイオードD1と同じ機能を果たすツ エナーダイオードス8である。図7の態様でバイアスダ イオードZ8が接続する電圧ノードVDDは図6のノード Vx と一致する。この配置は、2個の入力ピン用に意図 する最大設計電圧がVDD-Vfdより低いときはいつでも 可能である。当業者には明らかであるように、ESD保 護構造の特定のコンフィギュレーションは広く適用され る標準仕様により意図されているように、異なったピン 間の放電からだけでなく正及び負の放電から全てのピン を保護する。勿論図7の保護構造のツェナーダイオード 5

は、図8にシンボル的に示すようにベースとエミッタ間の抵抗接続を有する横型NPN構造により置換できる。サプライピン (VDD) のみがツェナーダイオード21により保護されたままとなる。この態様では、図6のダイオードD1により果たされるバイアス機能が横型NPN(S5)により果たされる。これまでの説明は単なる例示であり限定することを意図しない。保護の範囲は特許請求の範囲により定義される。

【図面の簡単な説明】

【図1】従来のESD保護を実行するための集積保護構 10 造の第1の例を示す回路図。

【図2】従来のESD保護を実行するための他の3種類の集積保護構造を例示する回路図。

【図3】集積回路のピンの保護用の従来のESD保護構造を例示する回路図。

6


*【図4】集積回路のピンの保護用の従来のESD保護構造の他の例を示す概略図。


【図5】集積回路のピンの保護用の従来のESD保護構造の更に他の例を示す回路図。

【図6】本発明の改良された集積ESD保護構造の一態 様を示す回路図。

【図7】集積回路の2本の入力ピンに適用できる本発明の保護デバイスを装着した例えば演算増幅器のような集積回路の部分図。


【図8】本発明の一態様である反ESD保護デバイスを ツェナーダイオードの代わりにベースとエミッタ間に抵 抗接続を有する横型NPNトランジスタを使用すること により実現した図7に示された集積回路と類似する集積 回路の部分図。





【図7】

【図8】



フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号

FI.

技術表示箇所

H 0 3 K 17/08

A 9184-5 J

19/003

E 8941-5 J

(72) 発明者 マルコ・モレッリ

イタリア国 リヴォルノ 57100 ヴィ

ア・ティ・グエラッツィ 71

(72) 発明者 アトス・カンクリーニ

イタリア国 コモ 22100 サリタ・デ

イ・カップチーニ 5/ビ